49 lines
1.2 KiB
Verilog
49 lines
1.2 KiB
Verilog
//
|
|
// Generated by Bluespec Compiler, version 2025.01.1 (build 65e3a87)
|
|
//
|
|
// On Tue Feb 17 13:06:25 GMT 2026
|
|
//
|
|
//
|
|
// Ports:
|
|
// Name I/O size props
|
|
// wrap64_setFlags O 115
|
|
// wrap64_setFlags_cap I 115
|
|
// wrap64_setFlags_flags I 1
|
|
//
|
|
// Combinational paths from inputs to outputs:
|
|
// (wrap64_setFlags_cap, wrap64_setFlags_flags) -> wrap64_setFlags
|
|
//
|
|
//
|
|
|
|
`ifdef BSV_ASSIGNMENT_DELAY
|
|
`else
|
|
`define BSV_ASSIGNMENT_DELAY
|
|
`endif
|
|
|
|
`ifdef BSV_POSITIVE_RESET
|
|
`define BSV_RESET_VALUE 1'b1
|
|
`define BSV_RESET_EDGE posedge
|
|
`else
|
|
`define BSV_RESET_VALUE 1'b0
|
|
`define BSV_RESET_EDGE negedge
|
|
`endif
|
|
|
|
module module_wrap64_setFlags(wrap64_setFlags_cap,
|
|
wrap64_setFlags_flags,
|
|
wrap64_setFlags);
|
|
// value method wrap64_setFlags
|
|
input [114 : 0] wrap64_setFlags_cap;
|
|
input wrap64_setFlags_flags;
|
|
output [114 : 0] wrap64_setFlags;
|
|
|
|
// signals for module outputs
|
|
wire [114 : 0] wrap64_setFlags;
|
|
|
|
// value method wrap64_setFlags
|
|
assign wrap64_setFlags =
|
|
{ wrap64_setFlags_cap[114:62],
|
|
wrap64_setFlags_flags,
|
|
wrap64_setFlags_cap[60:0] } ;
|
|
endmodule // module_wrap64_setFlags
|
|
|