Jonathan Woodruff 6ea972931d Add missing verilog file that is inadvertantly used.

2022-02-23 16:46:43 +00:00

..

ASSIGN1.v

…

BRAM2.v

…

Counter.v

Add missing verilog file that is inadvertantly used.

2022-02-23 16:46:43 +00:00

FIFO1.v

…

FIFO2.v

…

FIFO10.v

…

FIFO20.v

…

FIFOL1.v

…

MakeClock.v

…

MakeReset0.v

…

MakeResetA.v

…

RegFile.v

…

RegUNInit.v

…

reset_guard.v

…

ResetEither.v

…

RevertReg.v

…

SizedFIFO0.v

…

SizedFIFO.v

…

SyncFIFOLevel.v

…

SyncHandshake.v

…

SyncReset0.v

…

SyncResetA.v

…

SyncWire.v

…